|贴子

2021-04-18
我想编写一个延时程序，但是出现一些错误，请大家看...verilog吧
module key_test_1( input sys_clk, input sys_rst_n, input key, output reg beep );...