verilog吧 关注：5,373贴子：17,978
- 5回复贴，共1页
不感兴趣
开通SVIP免广告
随着集成电路技术的发展和用户需求的提高，消费电子、无线通信、汽车电子、图像视频处理、军事/航天、超级计算等多个领域的FPGA设计都越来越复杂，给FPGA设计人员提出了新的挑战。面对越来越复杂的FPGA系统，工程师需要一套更加合理的设计和验证方法；同时越来越庞大的设计也给时序的优化提出了新的要求。这些都成为现代FPGA设计的核心问题。
高性能FPGA系统的设计需要深入了解和掌握科学的FPGA系统设计规范、设计和验证方法，以及复杂FPGA系统的设计思路。而时序也是FPGA设计中极为重要的环节，设计能力的大幅提升需要深入理解时序的概念。因此，合理的时序约束和正确的时序分析对于FPGA设计有着举足轻重的作用，是提高系统性能的重要保障。良好的时序对设计的稳定性，资源占用，甚至RTL设计思路都有影响。为此，中国电子学会定于2014年1月在北京举办FPGA时序优化高级研修班，通过设立 “FPGA系统设计和验证规范”，“FPGA时序分析和约束方法”，“FPGA异步电路处理方法”，“FPGA时序优化方法”，“FPGA复杂逻辑设计”五大专题，力求帮助学员掌握FPGA设计的科学流程和良好的设计思路，深入理解FPGA时序，并掌握时序约束和优化的方法。 具体事宜通知如下：<?xml:namespace prefix="o" ns="urn:schemas-microsoft-com:office:office"></?xml:namespace>
一、主办单位：中国电子学会
二、时间、地址：2014年1月10－12日（10日报到），北京（详细地址见报到通知）
联系人 15301033007 有需要联系我
